Logika provedba digitalnog filtra

[dengreyes]

ne bilo tko može pokazati neke osnovne sklopove koje provode digitalni filtar. ili može predložiti gdje se mogu naći digitalni filter sklopove provode u vrata razini. Primjer: što predstavljaju spoj kašnjenje (z ^ -1) bloka u blok, FIR je to reprsented jednim Flip flop ... itd. ..

 

[brmadhukar]

Bok, Z ^ -1 predstavlja kašnjenje i kao takva ne govori ništa o formatu podataka. Ako su podaci jedan bitni (trivijalno slučaj) to flip flop inače je registar sposoban accomodating podatke potrebne da se filtrira. Na svaki sat ciklusa što ga premjestiti na sljedeću registar. Nadam se ovo pomaže, Madhukar

 

[jetset]

Douwnload an073 iz [url = http://url] www.altera.com [/url] [/url]

 

[dengreyes]

Možete li predložiti knjige koje pokazuje projektiranje sklopa filtera za jela? Želim vidjeti varijante logike provedbu jele filtera. Hvala svejedno.

 

[ramesh]

Za provedbu FIR filtera u VHDL Vidi ovdje http://www.doulos.com/knowhow/vhdl_models/finite_impulse_response_fir_filter/

 

[eternal_nan]

Potražite knjigu "digitalna obrada signala s FPGAs" od Meyer-Baese

 

[delay]

Jednostavan digitalni filter hardvera će biti što je vaš filter slijevao dijagram. To bi se sastojati od kašnjenja koje će se provoditi kao pojedinačni bitnih registara ili dflops i adders i multiplikatora. Vaši početni i završni elementi će biti različit zbog ulaza i izlaz, ali srednji blokovi će formirati osnovni računalni sklop koji će se instanciraju mnogo puta i da će imati isti broj ulaza i izlaza za svaku fazu reda.