Kružne problem je izgleda nakon dizajn?

[Analog_IC]

Kad sam simulirane VCO (u ovom slučaju prsten) koristeći netlist iznuđen from izgleda dizajn
, JA je dobio to ne vidim kod oscilacija za neke od napona.reći, VCO simuliranog
za 1 do 1,8 volta.Od 1-1,6 V, nijedan probs, ali u 1,7 i 1,8 volta simulacija ne uspije.Oscilatora doesnot oscilirati.
Što bi moglo dogoditi u izgledu?, Naravno da je sve u redu prije nego što izgleda.

Hvala

 

[jiangwp]

Možda kontrola napon je veći.Na taj način ovisan trenutni izvor je veći.
To rezultata koji VCO ne odgovor.
Drugim riječima, frekvencija VCO je prevelika.

 

[Analog_IC]

Hvala, ja osjećam isto, ali zašto se to radi prije nego što izgleda dizajna.Što je pošlo po krivu u raspored, tako da ne sada.

 

[dumbfrog]

provjeriti parazitskih kapaciteta na izlaz čvorovi svake faze i usporedite ga na pre-izgled kapacitivnost

 

[j2005]

Možete probati ček parasitics, ali to će biti noćna mora ući u trag svaki čvor je parasitics u vašem netlist.Ili možete pokušati stavljanjem kondenzatora na prelayout čvorovi i vidjeti ako je koja ubija svoj sklop u 1.7/1.8V.

 

[Analog_IC]

Hvala.
Kao što je rekao jiangwp frekvencije postaje previsoka i ne uspije za veću kontrolu napona.(Izgleda istog razloga ne uspije)
sugesstions o st. pokušao kape, couldnot rad.
Evo još jednu stvar treba naglasiti da općenito učestalost vrijednost oscilator output očekuje se manja od vrijednosti prije nego je isti izgled za kontrolu napona.
Ali, u ovom slučaju sam imao više vrijednosti F (reći o 5Mhz) nego prethodni.
Kao sugessted AKO parazitske kapica je povećao, ja bi trebala imati smanjen izlaz (checked in začin simulacija).

Bilo koji pomoć bi bilo poštovati.

 

[Cretu]

Analog_IC wrote:

Hvala.

Kao što je rekao jiangwp frekvencije postaje previsoka i ne uspije za veću kontrolu napona.
(Izgleda istog razloga ne uspije)

sugesstions o st. pokušao kape, couldnot rad.

Evo još jednu stvar treba naglasiti da općenito učestalost vrijednost oscilator output očekuje se manja od vrijednosti prije nego je isti izgled za kontrolu napona.

Ali, u ovom slučaju sam imao više vrijednosti F (reći o 5Mhz) nego prethodni.

Kao sugessted AKO parazitske kapica je povećao, ja bi trebala imati smanjen izlaz (checked in začin simulacija).Bilo koji pomoć bi bilo poštovati.

 

[Analog_IC]

Hvala,
jer ja m koristeći začin za simulaciju.Tako mogu samo sumnjati datoteku simulacija začin.Netlist je rastresen od izgleda.Jeste file check začin, izgleda nema probs.
Ako kažem izgleda Engg.napravio grešku, onda što je to?

 

[j2005]

Analog_IC wrote:

Hvala.

Kao što je rekao jiangwp frekvencije postaje previsoka i ne uspije za veću kontrolu napona.
(Izgleda istog razloga ne uspije)

sugesstions o st. pokušao kape, couldnot rad.

Evo još jednu stvar treba naglasiti da općenito učestalost vrijednost oscilator output očekuje se manja od vrijednosti prije nego je isti izgled za kontrolu napona.

Ali, u ovom slučaju sam imao više vrijednosti F (reći o 5Mhz) nego prethodni.

Kao sugessted AKO parazitske kapica je povećao, ja bi trebala imati smanjen izlaz (checked in začin simulacija).Bilo koji pomoć bi bilo poštovati.