kombinatorne kvaka ?????????

[verilog_always]

Što kombinatorne Latch znači?

 

[no_mad]

Bok,

Ispod je primjer kombinatorne kvaka:

Šifra:

modul com_latch (a, b, c);ulaz, b;

output c;reg c;Uvijek @ (ili b)

započeti

ako je ()

c <= b; / / drugi ne izjavu

krajendmodule