Kako to ispravljanje greške u sintezi Verilog

[victoria_jitesh]

molim bilo koji neki reći mene bilo koji dobar položaj ili materijal na temelju kako za ispravljanje pogreške u sintezi verilog.
Također mi reći što se najčešće pogreške u sintezi verilog i kako to izbjeći.

Hvala unaprijed

 

[echo47]

To je stvarno široko pitanje!Veliki raspon problema mogu pojaviti tijekom sinteze, a problemi su svi različiti, ovisno na kojem sintezu alat koji koristite, kao i vaše osobne razini iskustva.

Kad kažem "greška" to govoriš poruke o pogreškama iz sinteze softver?Ili misliš da je proces sinteze teče glatko, ali hardvera ne ponašati kao što ste očekivali?

Najbolji izvor za razumijevanje sintezu problema je obično proizvođača web stranice.Na primjer, Xilinx ima veliku bazu podataka koja Odgovor mi je pomogao riješiti mnoge od tih zagonetnih problema koji sam naišao koristeći Xilinx FPGA.

 

[karikalan_t79]

jedini post simulacije vremena karti će Vam se ideja