Kako staviti IO jastučići

S

s3034585

Guest
Bok
Pls može tko reći kako da selecte IO jastučići i kako ih staviti ..
Učinio sam izgled razini bloka sada trebam staviti IO jastučići .. Nikad nisam ih koristili prije.Tako se može reći mene tijek jednom layout je spreman za postavljanje IO jastučići ..
Gdje mogu dobiti informacije čitati na ovom ...
Hvala unaprijed ...
tama

 
imate tlocrt?samo ga protok prvi.
pad bi trebao kod izgleda, analogne i digitalne su razlike mjesto i tako dalje.

 
Hi Sunking
Imam tlocrt spremni ...Sada trebam staviti jastučići za to.
Na taj način Možete li mi reći kompletan ciklus za to.

Hvala
Tama

 
Zatim morate odrediti datoteku za PAD uključujući položaja i smjera,
U P & R alati, možete ga nazvati u, onda možete vidjeti ..

 
Imate li analogne i digitalne ... oba jastučići potrebna ?.... uglavnom oni daju ... možete naći u vašem kompletu / biblioteka ....

ako ne ... za analogni neki puta samo metalne slabljenja radi ... ali detaljne know-how možete pronaći u literaturi ..... digitalne slabljenja trebalo bi osigurati .....

ako imate samo digitalni jastučići .... onda im je potrebno staviti u obliku prstena okružuje jezgru krug ur .... circlr ne bi trebao imati diskontinuitet ... za ovaj neki kutak jastučići također pod uvjetom da .... kontinuirani nature basically distribuirati VDD / GND itd potrebnu za pogon unutarnjih krugova jastučići i za ESD protection krugove out postoji ....

 
U sustavu dizajn prototip, mogu li samo otvoriti prozor za I / O spojiti i bez ESD za izlazni signal kako bi se izlazni signal na visoke frekvencije?

 
provjerite jastučići vožnje sposobnosti, Fanin, Fanout i kašnjenja
Koristite višestruke jastučići za vss i moguće za VDD kao dobro.

 
Za visoku frenquency izlaz, kao što su PLL's output, možemo iskoristiti PAD bez velikih kapacitivnog opterećenja ESD? Kako obično ljudi dizajn jastučić za RF svrha?

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 
Bok
Zahvaljujući svima vama za ur odgovora ..
Nakon odlučivanja vrste wht slabljenja je sljedeći korak.Mislim da je sada jedna odlučio jezgre granicu nakon koje vrste jastučića ...

Možete li pls dati više detalja o ovom ...
Hvala
tama

 
Morate priznati da je Vaše pitanje nije baš jasno.Što da li vi eaxctly tražiti?
U principu svoj I / O prostor je uvjetovano) spec sheet / paket pin specifikacije i b) leadframe (općenito veza), gdje morate se pobrinuti da sam / Os će biti spojeni na leadframe i da vezivanje pravila nisu povrijeđena .

Pad veličine i slabljenja razmak ovisi o ljevaonica koja obavlja vezivanje (montaže kuća) - te bi trebao dobiti vezivanja pravila iz njih.Većina silicija ljevaonice pružaju jastuk pravila, ali oni stvarno ne briga sve dok oni ne učinite montaže

Za tvoj srž - izgleda jezgre treba učiniti s obzirom na to gdje otprilike vezivanje jastučići i I / O strukture bit će kako bi se izbjegle duge linije preko umrijeti.Za DC signala to ne smeta toliko, ali za ie sat da bi bilo glupo imati CLK I / O na dnu umrijeti i priključak na jezgri na druge (gore) strane.

Obično je to dobra ideja da se okružuju jezgru od strane guardring (e) za zaštitu od I / O utjecaju.

Spajanje na jezgra mogla biti (ovisi o cilju put) minimalna metala, ali minimalno metalne treba nakon svih ESD strukture.Prije njih iz jastučić za OOR te should koristiti nešto mnogo šire.

Za RF jastučići dosta ljudi samo smanjenje ESD performanse u spec..
Za izlaza obično nije velika stvar budući izlaz struktura sama po sebi zaštitnu.

Za RF (po tome znači da brzi prijelaz) jastučići koristiti posljednja metalne samo smanjiti parazitni kapacitet.Usmjeravanja u posljednja meso do srži je dobra ideja.JA pravedan uzdanica te se zabaviti

 
Zabrinutost prilikom dizajniranja IO jastučići su dostupne i metalne lavel vrsta pakiranja
i vezivanje igralište.Ako je paket žica Bond jedan trebate da stavite Vaše jastučići uz periphary.

 
Teddy:
te je rekao da je jednostavno koristiti zadnja metal.do u podao da je u izgledu, ne puni jastuk sa svakom metalnom baš kao što obično radimo, kako bi se smanjila kapacitivno opterećenje?
ali čudi da je za PAD većina opterećenja je ESD krug, pa možda sam morati napraviti ESD uređajem manje veličine.
drugo pitanje je da li ja mogu prihvatiti niskopropusni karakteristika - a to znači da ja mogu prihvatiti smanjenje amplitude na frekvenciji od mojih izlazni signal onda, ja mogu izmijeniti PAD manje, am ja pravo?
hvala u svakom slučaju:)

 

Welcome to EDABoard.com

Sponsor

Back
Top