Kako provjeriti "1" u uzorak u verilog

S

spartanthewarrior

Guest
Hi All,

Može bilo koji tijelo recite mi da

Kako mogu provjeriti nema "1" bit u uzorak u verilog.

Također Kako provjeriti jedan hot-kodiranje.

 
Šifra:

modul one_count (računati, x);

input [16:1] x;

izlaz [4:0] count;

reg [4:0] count;

integer i;

Uvijek @ (x)

početi

count_one (računati, x);

krajzadatka count_one;

izlaz [4:0] count;

input [16:1] x;

integer i;

početi

count = 5'b0;

for (i = 1; i <= 16; i = i 1)

if (x == 1)

count = count 1' B1;

drugo

count = count;

kraj

endtask

endmodule
 

Welcome to EDABoard.com

Sponsor

Back
Top