kako procijeniti ćelije logika iz c-code

[trashbox]

Hi svi momci,

Imam C-koda programa i želite to karta na FPGA.Sada sam dodijelio je procijeniti ovaj c-kod programa potrebna koliko logike ćelija i sjećanja na FPGA grubo.Molim Vas dajte mi neki savjet?Kako početi?Ili je tu bilo koji alat koji može pretvoriti c-kod verilog-kod i poslati izvješće za hardver potrošnju?Hvala.

- BR
- Trashbox

 

[mmarco76]

Trebali biste razmisliti o CLK prije svega.
Mislim na ono što je vaš phisical CLK u FPGA?
Nakon toga trebate razlog ako trebate računati neki puta u kodu da, ako vam je potrebna brojač dugo kao što možete računati vrijeme potrebno (i znat ćete koliko ff vam treba jer znate sat).
Nakon toga, u smislu ulaze i izlaze i mislim korištenja 1. ff-a za svakog od njih (ih brojati).
Ok sada misle o svom C koda u smislu država i njih računati (svaka država Tačka 1 ff).
Zatim sumirati vaš ulazni i izlazni registar pa ih pomnožite prema pozornici, iznose rezultat gore sa svojim fazi ste svoju više ili manje konačne count.

To bi mogao biti neka vrsta vladavine palčeve za "jednostavne" projekt sa samo 1 navoj.
Zapamtite da VHDL je istovremen whileas C nije.
Ako je Vaš broj ima puno matematike potrebno je procijeniti koliko je bita potrebno da rapresent brojeve, osim toga, možete uzeti u obzir ako je FPGA DPS-blok koju možete koristiti ili na memorijsku isto.

To nije tako jednostavan i da je vrlo specifične za svoj kôd, nadam se da ste napisali svoj kod misleći da će to biti za FPGA.

Drugi brojati što trebate učiniti je ako trebate neke FIFO kako bi se vaše podatke ulaz i izlaz u skladu sa svojim načinom čitanje / pisati ih.
Primjer, ako ste mikro koje je potrebno pročitati nešto s DMA i tako s rasprsnuti, trebate paket podataka u FIFO i koristiti signal mikro reći da su podaci spremni.

Ja još uvijek može nastaviti za puno vremena /, na primjer, i ona je kod određene kako bi vam pomoći, sorry.

Nadam se barem da ti dao ideju.