Kako prevesti PLL sustav razini

[HDMI]

Ja sam studirao PLL čitanja kroz nekoliko PLL srodne knjige i tutoriali, oni svi početi sa sličnim sustavom na razini blok dijagram i analize prikazane u priloženu datoteku.Međutim, kad je u pitanju razina provedbe ckt, ja sam malo o tome kako je izgubio na razini sustava naočale su prevedene na ckt razini implementaion.Na primjer u PFD (Faza Frekvencija detektor) blok u sustavu razina je normalno modelira s parametar KP, ali ckt implemention nije ništa više od dva D-Flip Flops za ruba detektora i izlazima su dvije digitalne signale gore, dolje, tako je moj quesion kako parametra KP
u sustavu razina povezana je s Up / Down?Isto tako, VCO blok u sustavu razini je zastupljena sa sustavom parametar ko, ali se
provedba nije ništa više nego rign oscilator (pretpostavljiv kašnjenja ćelija implentation) uz napjev napona,
na koji način mogu prevesti
spec. Ko u sklop implementaion?<img src="http://images.elektroda.net/52_1210657757_thumb.jpg" border="0" alt=""/>
Hvala,

 

[ieropsaltic]

Zdravo,
S obzirom na PFD / CP, dobit KP kontrolira naplatu pumpa i loop filter kondenzator.KP srazmeran IP / CP, gdje Ip je naknada pumpa struje i CP je loop filter's kondenzator.

S obzirom na VCO Ko
je dobitak, dobit kontrolira koliko variraju frekvencija za određene napon.Za prsten oacillators na primjer, koliko je kašnjenje može biti raznolik wrt kontrolni napon VCO kontrolira dobitak.To može biti izvršen od strane različitih kašnjenja ćelija trenutnim ili različitog opterećenja
na otpor (za diferencijalne oscillators prsten).

 

[HDMI]

Dragi ieropsaltic:

Hvala ti za odgovor, da je sada jasnije dobivanje sada.Par više pitanja ipak.
1.Ako KP je samo za napraviti sa pumpom naplatu, što je za
spec. oblikovanje PFD sama?
2.Kako je broj determin pozornicama u ring oscilator?
3.

",
, however, for the most popular 2nd order loop filter, it's just one R and two C's, so where is the challenge in ckt implementation?

Pročitala sam članak naveo da je loop filter je najviše presudno u PLL dizajn, "The filter je vrlo važno u dizajniranju i PLL od oba prirodna frekvencija i prigušivanje faktor je faktor filtar odgovor. U stvari, možemo reći da je dizajn PLL se gotovo u cijelosti ovisi o dizajnu petlji filter
",
međutim, za najpopularniji
2. reda loop filter, to je samo jedan i dva R C-a, pa gdje je izazov u implementaciji ckt?Je izazov u sustavu više razina odlučiti poredak filtar?
4.Također, na razini sustava blok dijagram uvijek koristi kao multiplikator Faza Frekvencija detektor i uz malo trigonometrijski manipulacije, lijepa dva mandata jednadžbi mogu biti izvedeni u fazu koja prikazuje razliku i dvaput je signal Frekv.pojam.Ali kako se taj visoki nivo umnožitelja se prevesti u samo dva ruba DFF u ckt provedbu i dalje mogu držati teorija valjana?

Hvala,

 

[northeast1]

HDMI je napisao
/ la:

Ja sam studirao PLL čitanja kroz nekoliko PLL srodne knjige i tutoriali, oni svi početi sa sličnim sustavom na razini blok dijagram i analize prikazane u priloženu datoteku.
Međutim, kad je u pitanju razina provedbe ckt, ja sam malo o tome kako je izgubio na razini sustava naočale su prevedene na ckt razini implementaion.
Na primjer u PFD (Faza Frekvencija detektor) blok u sustavu razina je normalno modelira s parametar KP, ali ckt implemention nije ništa više od dva D-Flip Flops za ruba detektora i izlazima su dvije digitalne signale gore, dolje, tako je moj quesion kako parametra KP

u sustavu razina povezana je s Up / Down?
Isto tako, VCO blok u sustavu razini je zastupljena sa sustavom parametar ko, ali se

provedba nije ništa više nego rign oscilator (pretpostavljiv kašnjenja ćelija implentation) uz napjev napona, na koji način mogu prevesti spec. Ko u sklop implementaion?<img src="http://images.elektroda.net/52_1210657757_thumb.jpg" border="0" alt=""/> Hvala,

 

[tlihu]

Pokušajte varirati kontroliranom napon i mjerenja izlaznog učestalost VCO da vidi je li dobitak od VCO je ispunjen.Ako ne, podesite veličinu kašnjenja ćelija u VCO.

 

[ieropsaltic]

Zdravo,

1 - Za PFD, mislim da vam je potrebna visoka stopa pobio na ulaz.Isto tako, trebate kontrolirati resetirati pulse width za ublažavanje mrtvih zona utjecaj na cijenu pumpa.
2 - Za prsten oscilator broj faza, koja ovisi o različitim fazama koje su vam potrebne i učestalost obavezna.Manje brojne faze (ali i više od 2) mogu voljno provedbu na višim frekvencijama.Ali ako vam je potreban IQ signalima na primjer, trebat će vam 4 faze.
3 - The loop filter je vrlo važno jer je potrebna kontrola loop BW, fazni marže, a time i stabilnosti i smirivanje vremena.Međutim, ostali parametri su također važni jer oni doprinose na fazni šum prijenosa funkcija.Izazov u dizajnu filter je odabiranje potrebnih BW kao ima trgovina off između različitih priloga blok wrt BW (VCO & delta-sigma vidjeti HPF učinak, dok drugi vide blokovi LPF efekt).Također, morate niskim BW filtriranja spurs dok vam je potrebna kako bi se osiguralo veliku BW brze naseljavanju, dok je održavanje stabilnosti.Dakle, to su više uključeni u sustav dizajn nego jednostavno 2C i R. Također, filter narudžbi je izazovna za filtriranje spurs, imaju odvaliti na teret teže stabilnosti.
4 - umnožitelja je zapravo analogni fazni detektor koji je bio vrlo popularan mnogo godina.Međutim, to je samo jedan način da se implementirati faze detektora.Drugi načini uključuju XOR faze detektora, PFDs ..... itd.Dakle, oba Mnozitelji i PFDs su 2 različite načine kako bi se provele akciju otkrivanja faza.Neki ljudi svibanj koristiti Mnozitelji na nivou sistema na modelu je PD na razini sustava, no najčešće način je da ga kao model subtractor, posebno u s-domeni, kako biste ilustrirali učinak negativne povratne informacije.

Pozdravi.

 

[LvW]

No, ne obazirati se na činjenicu da je linearni model PLL s subtractor radi samo pod tri uvjeta:
1) U-lock (to znači da obje frekvencije već su jednaki)deviation

2.) Ulazni signal fazi
devijacija
3.) Faza odstupanja ne smije biti veća od 30 stupnjeva.

U protivnom, linearizing radnje nisu dozvoljene.
LvW