Kako pokrenuti simulaciju s mješovitim signalom dizajn?

H

harryzhu

Guest
Moj dizajn uključuje analogni i digitalni dio neki, jer analogni dio je shematski i digitalna je jedna verilog netlist, kako bi trebao pokrenuti simulaciju?Netko je rekao da je dva put, jedan je trčanje u Drakula i druge, trči v2lvs pretvoriti verilog da bi začinio netlist a zatim pokrenite simulaciju, ali ne znam detalje, koji svibanj dati detaljno objašnjenje?Thanks for your help!

 
Koji toka do vas?U synopsys, možete koristiti nanosim.

 
Uglavnom, imate nekoliko metoda za simuliranje mixed-signal dizajn.

- Ako je vaš digitalni dizajn je vrlo mala te ga možete pokrenuti u HSpice / nanoSim ili Ultrasim.U takvom slučaju morat ćete koristiti za tranzistor standardne ćelije knjižnica.

- Ako je vaš digitalni dizajn je vrlo velik, čini se da nisi mogao dobiti to učinjeno u HSpice, morate ga simulirati u digitalni simulator.U takvom slučaju ponašanja modela se koristi za opisivanje analogni modul.Međutim, ako vaš behavirial model nije u potpunosti potvrđena, ona će donijeti neke nevolje na vas.

- Dakle, sada većina eda alat dobavljači daju mješovite-protok signala simulacije koja bi mogla kombinirati svoje digitalne simulatora i simulator vaš analogni zajedno.Primjer je Synopsys može kombinirati VSS i nanosim / Hspice.

Ako imate jasan SPEC, i tvoj dizajn je velik, samo koristiti ponašanja opis analognih modula.Mješoviti korištenje analognih i digitalnih simulator nije široko koristi.Ali, u slučaju da nemaju drugi način za provjeru nekim slučajevima u digitalnom dijelu ili sučelje između analogne i digitalne, iskoristiti ovaj put je dobar izbor.

 

Welcome to EDABoard.com

Sponsor

Back
Top