Kako odgoditi ulaz za dva sata ciklusa?

M

manasiw2

Guest
Bok. Trebam učiniti sljedeće, izlaz treba follw ulaza nakon dva ciklusa sustava sat. Molimo sugeriraju kako to učiniti u VHDL. hvala unaprijed.
 
Jednostavan način samo dodati 2 registar po serijala i uzorak izlaz zadnjeg registar.
 
hi Dovoljno je koristiti dvostruku flopping ništa, ali dvije japanke u seriji, da je izlaz će biti dva sat ciklusi odgođen s obzirom na ulazu.
 

Welcome to EDABoard.com

Sponsor

Back
Top