Kako kod skup matematičkih jednadžbi pomoću verilog

D

dineshprasad

Guest
bok,

Imam za usporedbu 2 kompleta matematičkih (skup nema je) i moram dobiti 2 različite rezultate

1.Križanju tehe 2 seta

2.Savez 2 kompleta.

Može bilo koji neki ugoditi vodič mene kako to kod ove u verilog HDL.

Hvala puno unaprijeddp

 
Molimo Vas da pojasnite: Setovi za što?Što su "bez's"?
Možda dati primjer.

 
prvo, morate postaviti kod onih koje ste definirali, tada možete koristiti trenutni operater za logiku programiranja.

 
bok,

Skup primjer svibanj biti 2 signale i b
dopustiti
= (4,7), što znači (4,5,6,7) (skup se nastavlja i sekvencijski serije)
b = (5,9) koji je proširen kao (5,6,7,8,9)

b sindikata, treba dati signal (out) c = (5,7), što znači (5,6,7)

Hvala

dp

 
Mislim da li možda mislili na "presjeći b", a ne sindikat.Da?

Kako želite izraziti prazan skup (nema članova zajedničkih za oba kompleta)?

Jeste li kodirani da u bilo kojem drugom jeziku?Zvuči kao malo operatori usporedbe.To bi bilo lako prevesti u HDL.

 
bok

yes "raskrižje", ali rezultat bi trebao biti skup koji nema je u set, ali ne u zalazak b.
Nisam kodirani da u bilo kojem drugom jeziku do sada, je li bilo koji unaprijed definirane funkcije za ovaj slične operacije u verilog HDL

Thanks a lot
dp

 
Još uvijek nije jasno.Brojeva u skup koji nisu u postaviti b?Tvoj primjer postavlja bi se ne (4) (5,6,7).

Ne mislim da bilo koji zajednički programski jezik ima izgrađen-in set manipulacije funkcije.Iste s Verilog.Morat ćete napisati vlastiti izrazi pomoću uvjetnog operatora kao što su <>> = <=.Verilog sintaksa bi biti sličan C sintaksi.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top