Kako guarantte na testability logike sat vratarenje

O

owen_li

Guest
Bok. Kao što znamo, koristite ćeliju sat vratarenje (ICG) učinit će dizajn za test puno složenija. Netko je rekao dodati test_mode i scan_en u ICG-stanica može učiniti provjerivo. Ali test_mode će izazvati neki gubitak pokrivenost kvara. Dakle, ako ćemo koristiti scan_en za kontrolu ICG ćeliju kada se radi skeniranje, zašto će pokriti 100% grešku logike sat vratarenje? Može li netko napraviti detaljnije objašnjenje i dati neki primjer kako primijeniti test uzorak? Hvala!
 
da, mogao pokriti vratarenje logiku i vratarenje element, tako da sat omogućiti ne prisiljava da aktivni tijekom snimanja fazi, samo silu tijekom smjene na garantue skeniranje lanac promjenjivu radi ispravno.
 
Bok rca. Hvala na odgovoru. Žao mi je ja ne slažem s vašim bodova. Kada želimo pokriti grešku u logici sat vratarenje i sat vratarenje stanica, mislim sat deblokada trebali biti prisiljeni da se neaktivni kada je tijekom pomicanja faza. I sat deblokada trebali biti prisiljeni da bude aktivan kada hvatanje fazu. Mislite li da je tako? Hvala!
 
pojasniti: funkcionalna sat vratarenje je prepisati na aktivni tijekom smjene, i držati kao funkcionalna tijekom snimanja. To bi moglo biti s pomakom / hvatanje signala.
 
Bok rca. Hvala na odgovoru. Žao mi je ja ne slažem s vašim bodova. Kada želimo pokriti grešku u logici sat vratarenje i sat vratarenje stanica, mislim sat deblokada trebali biti prisiljeni da se neaktivni kada je tijekom pomicanja faza. I sat deblokada trebali biti prisiljeni da bude aktivan kada hvatanje fazu. Mislite li da je tako? Hvala!
ako u sila Omogući neaktivan tijekom pomicanja faze kako će vrijednost biti pomaknut iz te ćelije?
 
kontrolirati sat vratima ćete kodirati: func_clock_gated ILI scan_shift umjesto samo func_clock_gated. scan_shift = 1 tijekom smjene fazi i = 0 tijekom hvatanje imati pravi funkcionalni sat vratarenje vidljivi i test. to je jasno?
 
Pozdrav svima. Hvala za vaše primjenjivati. Možete li mi reći što je skeniranje uzorak može se koristiti za otkrivanje kvara na sat vratarenje logika? Kako pusle je scan_in & scan_en & scan_clock otkriti ovu grešku? Hvala!
 
ATPG alat će generirati imati funtional sat omogućuju aktivan ili ne tijekom snimanja fazi, i na taj način, alat pokriva to.
 

Welcome to EDABoard.com

Sponsor

Back
Top