kako definirati polje u VHDL koda

[j hemangini]

Želim definirati niz koji ima vrijednosti [1,2,3,4,5] itd, a zatim želite pristupiti tim vrijednosti jednog po jednog. Molimo, recite mi kako mogu definirati svaku čvrstu vrijednost niz u VHDL koda i kako mogu pristupiti vrijednosti iz tog polja. Hvala Vam.

 

[xtcx]

Vrsta Array deklaracija je od sljedećih vrsta: ------------- TIP SAMPE_main IS ARRAY (1 do 10) OF INTEGER; CONSTANT UZORAK: SAMPLE_main: = (1,2,3,4, 5,6,7,8,9,10); ------------ U svom dizajnu, --------------------- ------- PROCES (CLK) ONDA promjenjiva i: INTEGER područje 0 do 10; BEGIN IF RISING_EDGE (CLK), a zatim i: = i +1; IF (i

 

[j hemangini]

Hvala za odgovor. Sada želim znati jedna stvar je da, ako ja bih definirati niz koji ima vrijednosti u binarnom formatu, kao i [1001000001 i 1010010011 i 1010000011 i 1010011011] i također ima vrijednosti u hex kao [0x41 0x i 42 godine, 0x 43] itd kako se onda može i definirati ove vrste polja i kako ih mogu pristupiti u VHDL koda. hvala. [Size = 2] [color = # 999999] Added nakon 1 sata 18 minuta: [/color] [/size] u VHDL koda kako mogu pretvoriti u decimalne vrijednosti u binarnom ili hex ekvivalent?

 

[avimit]

Kažete da ste se cijeli zove int1 s rasponu od 0 do 255. Da biste ga pretvorili u std_logic_vector, trebat će vam reći signal, vec1 Šalje: std_logic_vector (7 downto 0). Sada koristiti sljedeće za obraćenje: vec1