# kašnjenja u RTL

[vlsi_fanatic]

bok,
može bilo tko reći mene kako to kašnjenja u model RTL?

hvala

 

[jarodz]

Dobio ovaj papir.
http://www.sunburst-design.com/papers/CummingsHDLCON1999_BehavioralDelays_Rev1_1.pdf
Postoje neke druge korisne radova na www.suburst-design.com.Pozdravi,
Jarod

 

[Uvijek @ smart]

hi vlsi_fanatic,

Nisam siguran što se zapravo u pitati.

U verilog ja modelu RTL-kašnjenje na ovaj način:---------------------------------------------
Uvijek @ (posedge sat)
b <= # 1; / / za sinkroni dizajndodijeliti c = b; / / za asinhroni dizajn

------------------------------------------

vidjet ćete b = i c = b na 1ns odgode nakon posedge sat.ovaj broj je još uvijek synthesizable, # 1 će biti zanemaren od strane sintezom alat, jer to nije stvarna kašnjenja phsically.uzdanica ja odgovor ur sumnje.

pozdravi,
pametan

 

[vlsi_fanatic]

# kašnjenje će biti zanemaren od strane sintezom alat kao u, rekao je.ali ako ja želim neke odgode onda kako mogu to učiniti?

 

[Uvijek @ smart]

vlsi_fanatic wrote:

# kašnjenje će biti zanemaren od strane sintezom alat kao u, rekao je.
ali ako ja želim neke odgode onda kako mogu to učiniti?

 

[BrownBear]

# kašnjenja su potrebne u RTL-u, kada su projekti ponašanja modela ne-digitalne krugove, na primjer memorije.U spomen na ponašanje modela postava, držanje, oporavak i drugih provjera vremena.Jedini način da bi ovaj zahtjevima vremena je korištenje # kašnjenja.
Još jedna prednost od vlasništvo # kašnjenja je provjera design by waveforms postati lakše.

 

[marksile]

To je bez odgađanja na RTL-u.možete dodati tijelo međuspremnik u krug, ako želite neki odlaganja tokom sinteze.

 

[AlexWan]

Bok, marksile

Samo synthesisable RTL kodiranje ne brz odgode.

Zašto biste dodali tampon za vrijeme sinteza?

 

[vlsi_fanatic]

Hi hvala za odgovore, ali razmislite o ovoj situaciji.Ja sam modeliranje semafora.RR kašnjenja i odgode ne GY svibanj biti jednaka.Pa kako bismo ovo model?Mislim, ako su oba svjetla crvene oni mogu biti tako samo x za pretpostaviti vrijeme jedinica.i G se uzima Y y vrijeme jedinica.Kako ovaj model?

 

[viswa]

hi VLSI fanatik,
kako bi se postigla točno kašnjenja, trčanje šalter i nakon što je postigao u ur potrebna za sat ciklusa, napraviti približan changes.its jednostavan, ali ja dont znati da li ja odgovorio ur pitanje.

 

[JesseKing]

Trebali biste koristiti ne-blok kašnjenje u obliku ne-blok vrednovanja, kao i
y <= # odlaganja b;
i korištenje bloka kašnjenje u blok formi ili dodijeliti ocjenu, kao
# kašnjenje y = a b;
ako ne, možda sastati s nekim problemom u nekim simulatorima.

 

[lebdjeti]

Ispravan način za postizanje željenih kašnjenje koristi brojač.U vašem primjeru možete koristiti jednu couter, kada dosegne vrijednost x je uzrok događaja (R to R), kada se postiže y uzrokovati još jedan događaj (G Y).

 

[nogomet]

RTL kašnjenje nije podrška i sintezom alat, ali možete odrediti vremensko kašnjenje u svoje vrijeme ograničiti datoteke za sintezu i izgled toka.

 

[bendrift]

JesseKing wrote:

Trebali biste koristiti ne-blok kašnjenje u obliku ne-blok vrednovanja, kao i

y <= # odlaganja b;

i korištenje bloka kašnjenje u blok formi ili dodijeliti ocjenu, kao

# kašnjenje y = a b;

ako ne, možda sastati s nekim problemom u nekim simulatorima.

 

[Jitendra]

Hi vlsi_fanatic,
Zastoji se zanemaruju u sintezi.
U vašem slučaju gdje želite upravljati nekim događajima, možete koristiti brojila.
Možete koristiti stanja stroja poput tog svjetlo će biti uključen / isključen u određenu državu, te prijelaza može biti učinjeno korištenjem brojila.
Na primjer stanja stroj će ostati u stanju "Green_state" za 100 clks i izlaz "Green_out", bit će je tvrdio u ovoj državi i tako dalje.

Pozdravi,
Jitendra