IP Core generator

O

Osbourne

Guest
Kad sam instantiate IP jezgre (npr. DCM), nema problema.Ali kad sam promijeniti parametre ove jezgre, dizajn sintetizira ni više pojaviti poruka o pogrešci.
Što je problem?

 
spomenuti whatz greška?
kada je u promijenio parametre, da li coregen dao bilo upozorenje?

 
Koristim sin / cos potražiti jezgre stol ip.To je naziv <carrier_gen> u moj dizajn.Širina theta ulaz je u početku 4 i dizajn radova.Kad sam promijeniti širinu npr. 6, nakon upozorenja pojavljuju:

IP regenerating ...
UPOZORENJE: sim: 89 - jezgra <carrier_gen> imenom već postoji u izlazni direktorij.Izlaz proizvodi za ovaj srž svibanj biti izbrisane.
UPOZORENJE: coreutil: 266 - Ne mogu ukloniti outfile.

Također sam promijenio u širinu signali ostatak dizajna do 6 da odgovaraju novim
ip jezgra spec..

Zatim, našto JA pokušati sintetizirati novi dizajn mi se sljedeća poruka o pogrešci:

ERROR: Xst: 2091 - "d: / Xilinx / PD / DPD.vhd" line 79: Različiti tipovi za luke <THETA> na entitetskom i komponenti za <carrier_gen>.

Theta u entitetskim i komponente nemaju istu vrstu!Na taj način JA dont 'shvatiti ovaj greška?Može netko pomoć?

 
Bok,
ja generiran model, koji koristi sinus / cos Lut ip jezgri.
otišao s isti način u spominje.
početku davanja theta širine 4 i onda regeneracije sa 6.ali nisam se sastao s bilo koje greške.

sada ...u imati generirani modela pozivanjem coregen iz ISE okruženju koristeći "stvaranje novih izvora".
ili je u početku coregen aktiviran i onda uključeni ur VHDL model koristeći gumb "dodaj postojeće datoteke"

check out ur "*. out" datoteka također i C da li se ažuriraju promjena.

ili samo dati. XCO datoteke za ur model,
tako da ja mogu ući u istu parametre za provjeru ur prblm.

 
Bok,

molimo naći u prilogu mali VHDL model, koji koristi DCM i sin / cos pogledati tablicu za
roditi sinus i kosinus funkcija.

Theta širina je sada 4.Ako ste dvostruko kliknuti na "carrier_gen" u izvorima u prozoru projekta, odgovarajući jezgre generatora prozor.Molimo promijenite Theta širine do npr. 6 i kliknite roditi.Sada "carrier_gen" bi trebao biti ažuriran.Pokušajte ponovno sintetiziraju modela i naći ćete navedene warnigs / greška.

Hvala za pomoć mene!
Žao nam je, ali morate prijaviti kako biste vidjeli ovaj privitak

 

Welcome to EDABoard.com

Sponsor

Back
Top