[help] Kako smanjiti INV odgoditi nakon travnja?

[billjoy]

Hi:
Ja sam novi dizajn IC tip
Aftert travnja
post-sim fail (RTL u redu)
trag valnog oblika
naći jedan INV (sa 10 učitavanja) kašnjenje 10ns napraviti neki signal Unknow?
P:
Zašto jedna inverter odgode toliko?
Kako riješiti ovaj problem?
Svejedno Parametar / ograničiti se može postaviti u DC-skripta da bi se riješio ovaj
problem ili bilo koje druge bolje rješenje?

tks unaprijed!

 

[tarkyss]

postoje dva moguća razloga,
Prvi je bućkuriš od inv je previše
druga je lod od inv je previše
trebali prilagoditi set_max_delay i set_min_delay

 

[bc70]

Imate dva izbora, i vjerojatno će trebati učiniti oboje:
1.upsize inverter tako da ispravno može voziti teret.
2.Upsize vrata koja je vozeći inverter tako da ispravno može voziti ovom stadiju.Možda morati raditi unatrag niz lanac tako da se sve faze su pravilno se prevoze.

Također, nije ono stanje geometrija radite u, i da li poklopac spojke uključuje kapacitet opterećenja.