Gore i dolje digitalni sklop dijagram stanja

[Lucifre]

Trebam dizajn digitalni sklop, koji će imati tri izlaza (tri bita), i dva tastera. Postoje tri moguća izlaza kombinacije (u binarnom) 001, 010, 100. (1, 2, 4 u decimalu). Sada su dvije gumbi će biti označen kao "gore" i "dolje". Kad se pritisne izlazi će se promijeniti u sljedeću višu države. Na primjer, kada je na ouptut (001) (decimalno 1) to će ići 010 (decimalno 2), kada je izlaz je na 100 (4 decimalno) i "gore" je pritisnut će vratiti 001. Dolje gumb osnovi će odbrojavati, što znači kada je izlaz na 100 i "dolje" se pritisne tipka izlaz će se promijeniti u 010. kada izlaz je na 001 i "dolje" je pritisnuta ona će ići na 100. Svatko ima ideju o tome kako aproach ovaj problem? Ne trebam određene krugove, sve trebam je riječ opis rješenja (ja ću dizajnirati Circuit sebe).

 

[skal81]

To ovisi o tome što je ur cilj. Ako želite to učiniti u FPGA, onda napisati VHDL koda koji opisuje takvo ponašanje. Ako želite izgraditi s diskretnim logike, u trebate pronaći jednadžbu svaki izlaz. Bilo kako bilo, ovdje pristup dizajn bih koristiti: 1) Napišite državne stroj Postoje dva ulaza i u. trebamo razmišljati različite possibilties radnji. Također pisati izlaz odgovara 2) Iz državnog stroja Nađi jednadžbi za obje države stroja i izlaznih međutim Sjeti se da će to dati ua radni sustav, ali nije optimiziran. To je polazna točka. Zatim u trebate pronaći "trikove" prema sebi kako bi poboljšali. Sretno

 

[neoaspilet11]

Ovdje je tvoj dijagram stanja

[/img]

 

[tramp]

HI, morate koristiti tri malo serijski na lijevoj parallal / ight smjene register.Left / pravom smjeru odlučit će gore / dolje key.Register će biti pokrenuta na 001 države. Kombinacija gore / dolje tipke kroz kondenzator & debounce kruga će se koristiti kao sat za smjene register.For odlučuje diection (recimo lijevo kada '0 '& pravu kada '1'), morate UES jedan zasun koji resetira pin je vezan za gumb gore i skup pin vezan za dolje gumb i izlaz se uzima kao lijevi / desni signal dirction kontrole.