Gate razini simulacije

[vatrogasac]

Svaki put kad sam to vrata razini simulacije, JA dobiti puno problema kao što je simulator je mrtav, rezultat nije ono što želim, ... Ja sam zadivljen, ako ima nekih metoda moj problem.

Bilo koju dobru knjigu o flow chart učiniti Gate razini simulacije (uključujući EDA alatima) za ASIC i FPGA?

Thaks puno.

 

[sasa]

vatrogasac napisao:

Svaki put kad sam to vrata razini simulacije, JA dobiti puno problema kao što je simulator je mrtav, rezultat nije ono što želim, ... Ja sam zadivljen, ako ima nekih metoda moj problem.Bilo koju dobru knjigu o flow chart učiniti Gate razini simulacije (uključujući EDA alatima) za ASIC i FPGA?Thaks puno.

 

[vatrogasac]

Vrijeme je Statični Analiza uzima previše vremena.

 

[sunwiss]

BTW, je Digitalni IC ili RF dizajn Vašeg projekta?Ako je bivši, STA je disburdened ponekad, iako su njegove snage.Kada se vrata razini simulacija, pls platiti više pozornosti na RESET ili postaviti signale.

 

[rabbiteda]

Možete li reći što imate poteškoća?