K
Kec-X
Guest
Je postavljen na OpenCores raspravu liste.
h ** p: / / www.infotech.tu-chemnitz.de/ ~ brežuljak / vhdl_pci_bridge /
Neki detalji:
----------------
Karakteristike PCI bus sučelje jedinica unutar FPGA:
- Podržava PCI i PCI-Master-slave operation
- 33 MHz / 32Bit PCI bus support
- U skladu s PCI-Spezification 2.1 (nije službeno testirana / odobreno / ovjerene!)
- Sat za 5ndependent PCI <- -> Local Bus putem slati i primati FIFO bafer
- Podesiva veličina FIFO bafer
Dodatne karakteristike:
- Ja ˛ C-bus-Interface
- Programirljiva sata kontroler za lokalnu autobusnu sat
- Varijabilni / slobodno defniable lokalnim autobusom struktura i protokola (privikavanje na različite punim Microcontrollers i prilagođeni chips moguće)
The VHDL je pažljivo drimmed ne koristiti Xilinx specifičnim komponentama.Dakle, moglo bi biti moguće prenijeti na PCI core @ ltera FPGAs as well.
h ** p: / / www.infotech.tu-chemnitz.de/ ~ brežuljak / vhdl_pci_bridge /
Neki detalji:
----------------
Karakteristike PCI bus sučelje jedinica unutar FPGA:
- Podržava PCI i PCI-Master-slave operation
- 33 MHz / 32Bit PCI bus support
- U skladu s PCI-Spezification 2.1 (nije službeno testirana / odobreno / ovjerene!)
- Sat za 5ndependent PCI <- -> Local Bus putem slati i primati FIFO bafer
- Podesiva veličina FIFO bafer
Dodatne karakteristike:
- Ja ˛ C-bus-Interface
- Programirljiva sata kontroler za lokalnu autobusnu sat
- Varijabilni / slobodno defniable lokalnim autobusom struktura i protokola (privikavanje na različite punim Microcontrollers i prilagođeni chips moguće)
The VHDL je pažljivo drimmed ne koristiti Xilinx specifičnim komponentama.Dakle, moglo bi biti moguće prenijeti na PCI core @ ltera FPGAs as well.