K
kirgizz
Guest
Zdravo,
Želim sinkronizirate jednom interno generiran (u DSP) sinusni val s vanjskom TTL signala.
To želim generirati sinusni s istim frekvencija prema TTL signal da je hranio u moje odbora.
Koristio sam za mjerenje perioda vanjski TTL signal (Timer) i generirati sinusni digitalno u mom DSP.
Iako to sam naišao na problem: velikom fazni šum (nije precizna mjerenja?).
Zato sam misli pomoću PLL (xx4046 serije).Ja googled puno i našao par ideja.
Ovo je moja jednostavna shema:
TTL-> SIGin (PLL) -> PC2 (PLL) -> Petlja Filter -> ADC -> Faze i Sine (DSP) -> DAC -> usporednik -> COMPin (PLL)Pa ja ne koristiti VCO u mom dizajn (radije DSP kao NCO).I referentni requency (SIGin) je 10Hz ... 20kHz.
Frekvenciju sinkronizacije mora biti vrlo točno ( - 0,001 Hz).Okrenite filtar koristi se pasivni RC-LPF.
Ali ja sam u nedoumici da li je dobro rješenje za moj dizajn.
Prvo, sam čitati o nekim problemima PFD, kao što su "mrtvi bend".
Drugo, koristi PC2out vidim signal čudna (ništa kao podatkovna tablica pokazuje mene).
To je 200 mVpp i nije pristran na visokoj razini, ali u impedancija oscilates od -100 mV ...
100 mV.
Ako sam koristiti loop filter na izlaz Ne vidim ništa, samo buka u 5-10 mV.
I trece, na pitanje: je PFD (PC2) odgovarajuće za rad u navedenim frequency range?Naravno, postoji mogućnost za provođenje PLL digitalno kao PLL softvera.
Čitala sam par članaka o SPLL.SPLL su prilično kompleksna za implementaciju, su oni?
I oni su prikladni za niže frekvencije (20kHz je previše?).
Još jedno rješenje za ovaj zadatak su dobrodošli.
Hvala Vam na pažnji.Pozdravi,
kirgizz
Želim sinkronizirate jednom interno generiran (u DSP) sinusni val s vanjskom TTL signala.
To želim generirati sinusni s istim frekvencija prema TTL signal da je hranio u moje odbora.
Koristio sam za mjerenje perioda vanjski TTL signal (Timer) i generirati sinusni digitalno u mom DSP.
Iako to sam naišao na problem: velikom fazni šum (nije precizna mjerenja?).
Zato sam misli pomoću PLL (xx4046 serije).Ja googled puno i našao par ideja.
Ovo je moja jednostavna shema:
TTL-> SIGin (PLL) -> PC2 (PLL) -> Petlja Filter -> ADC -> Faze i Sine (DSP) -> DAC -> usporednik -> COMPin (PLL)Pa ja ne koristiti VCO u mom dizajn (radije DSP kao NCO).I referentni requency (SIGin) je 10Hz ... 20kHz.
Frekvenciju sinkronizacije mora biti vrlo točno ( - 0,001 Hz).Okrenite filtar koristi se pasivni RC-LPF.
Ali ja sam u nedoumici da li je dobro rješenje za moj dizajn.
Prvo, sam čitati o nekim problemima PFD, kao što su "mrtvi bend".
Drugo, koristi PC2out vidim signal čudna (ništa kao podatkovna tablica pokazuje mene).
To je 200 mVpp i nije pristran na visokoj razini, ali u impedancija oscilates od -100 mV ...
100 mV.
Ako sam koristiti loop filter na izlaz Ne vidim ništa, samo buka u 5-10 mV.
I trece, na pitanje: je PFD (PC2) odgovarajuće za rad u navedenim frequency range?Naravno, postoji mogućnost za provođenje PLL digitalno kao PLL softvera.
Čitala sam par članaka o SPLL.SPLL su prilično kompleksna za implementaciju, su oni?
I oni su prikladni za niže frekvencije (20kHz je previše?).
Još jedno rješenje za ovaj zadatak su dobrodošli.
Hvala Vam na pažnji.Pozdravi,
kirgizz