dizajn DDR SDRAM kontroler

T

tinytseng

Guest
Ja ću napraviti dizajn DDR SDRAM kontroler, ali ja dnt znati kako to hvatanje podataka u oba POS-a neg rub sistemskog sata (jer nije recommanded korištenje oba POS-a neg CLK u verilog)

može bilo tko tko je ovo iskustvo mi pomoći?

 
možete imati još jedan sat trčanje na dvostruko freq na satu hvatanje podataka i ne DDR, SDR na obraćenje.btw, za dolazne podatke, morate koristiti DQS za hvatanje podataka.

ono što sam rekao je istina za outbound, neka viša freq CLK ne SDR-a za DDR pretvorbe.

 
Recite podataka iz internih bus je 32-bitna širina, data [15:0] može izlaz izlaz sat kad je visok i podataka [31:0] kad sat je nizak.

 
Kao što ja znam, postoje dva načina za hvatanje unosa podataka.
Jedan od njih je hvatanje podataka fazno pomaknut sat.
Druga je odgođeno DQS.
Ja nikad ne probati tih pristupa.
Se bilo tko isprobajte ove metode?
Molimo Vas da podijelite svoje iskustvo svima.
Hvala.

 

Welcome to EDABoard.com

Sponsor

Back
Top