Directory strukture ASIC oblikovanje

[ecse]

Hi, ljudi

Ima li bilo koji dobar prijedlog ili predložak za Directory strukture za ASIC oblikovanje?

thx unaprijed
ecse

 

[the_penetrator]

naći na opencores.org njihove preporuke o strukturi direktorija

 

[philewar]

U RMM, postoje neke točke rasprave o ovoj temi.

 

[kristalno]

Tipično, katalog strukture bi biti:
-source - izvor datoteke (Verilog / VHDL)
-izvješća - izvješća na vrijeme / prostor / ograničenja
-skripte - korisni tcl skripta
-libs - knjižnica potrebna
-preslikanog - Vrata
na razini koja je netlist preslikanog

Ovo su samo neki od prijedloga na temelju iskustva.Nadam se da je koristan.

 

[atremp]

Na primjer:

DC korisnički priručnik ch 3

 

[satya]

HI možete imati strukture direktorija kao što je ovaj,
------------------ ------------- projekta
|
|-------< Projekta CODE>
|
--------- docs
--------- netlist
--------- RTL
--------- sim
--------- synth ------|< SCR> |
| <reports> |
| <db> |
--------- TB (testbenches)
--------- SDF (timing simulacija)
--------- Test
--------- Make
--------- sta
--------- release

Nadam se ovo pomaže,
Pozdravi,
- Satya

 

[maniasonic]

bilo koje tijelo je dobra ideja na kontrola verzije?anyway jedan dir strukture je lakše utvrdili ...