Digitalni alarm

[supamaka]

Poštovani prijatelji,
Da li itko od vas ima program za implementaciju digitalnog sata u VERILOG.Ja sam koristeći to kao dio mog projekta i na pomoći će ići dug put u mom projektu uspješno rade.

Ako bilo tko od vas ima modele za taj jedan, onda ugoditi predati na poštu mene at penalty_4u (at) yahoo.com

JA htijenje biti čekivanje za tvoj odgovor.
Hvala,
Supa.

 

[sivani_vs]

pogledajte ovu stranicu za program

http://home.ewha.ac.kr/ ~ ewhaelec/exhibit/work/96/9612_files/frame.htm

 

[supamaka]

zdravo,
puno hvala za link na koji ste unijeli.Ali onda je to samo funkcionalan i opis ponašanja, a ne program.Anyway puno hvala još jednom.

 

[Iouri]

Tu su neki od primjera su avalible sa Xilinx check it out

 

[deb_mallik]

možete dobiti odbora na www.geocities.com / deb_mallik / CPLD

 

[noahid]

hvala ti, ja isto tako treba ...

 

[deb05]

može netko dati VHDL kod za isti

 

[r_p_sanna]

Ja ću sugerirati jednostavan način napadaju problema.

1.Upotrijebite 3 brojila, jedan za sekunde, jedan za minutu i jedan za sat.
2.Započni drugi šalter i prirast to na temelju tvoj sat.Resetiraj brojilo jednom brojati dosegne 60.
3.Prirast minuta counter svaki put u drugoj brojač dosegne 60 i to vratiti kao drugi šalter.
4.Prirast sat counter with svakih 60 minuta točaka i 60 točaka u sekundi.Resetiraj brojilo za svakih 24 računa.

To je kao jednostavan kao što to dobiva.Ako u još uvijek trebaju kod, let me know