DAC & SFDR

[jen]

Poštovani,
Ako sam DAC 500MHz, moje inl i DNL su niže l 1LSB.When sam mjeru SFDR,
koliko signala frekvencije i frekvencije CLK pogodni su za projekt?
Na primjer, ako je moj analogni signal je 1MHz, kako mogu učiniti za moje ulazi?
Jer mi se ne ulazi svibanj regulirati, kako mogu učiniti za svoj ulaz u hspice?
Hvala.

 

[neter]

Hi jen,

Možete li mi reći da mjeru inl i DNL način DAC na HSPICE alata?

Ja sam dizajn Cruuent-upravljača DAC, ali, nisam razumijevanja za mjerenje inl i DNL performanse.

Puno ti hvala!

 

[sunking]

odnose se na:
http://www.edaboard.com/viewtopic.php?t=129660&highlight=test

 

[jen]

jen je napisao:

Poštovani,

Ako sam DAC 500MHz, moje inl i DNL su niže l 1LSB.When sam mjeru SFDR,

koliko signala frekvencije i frekvencije CLK pogodni su za projekt?

Na primjer, ako je moj analogni signal je 1MHz, kako mogu učiniti za moje ulazi?

Jer mi se ne ulazi svibanj regulirati, kako mogu učiniti za svoj ulaz u hspice?

Hvala.

 

[neter]

Dragi jen,

Moj DAC je 8bits.

Vam može dati ulazni test trga valove sliku da mi date referencu?

Puno ti hvala.

 

[jen]

neter wrote:

Dragi jen,Moj DAC je 8bits.Vam može dati ulazni test trga valove sliku da mi date referencu?Puno ti hvala.

 

[nathanee]

Postoje neka rješenja.
1.Korištenje Matlab za generiranje digitalnog sinus val.
2.Korištenje verilog-napisati idealan ADC, a zatim generirati sinusni val digitalne.U ovom slučaju, te bi trebao koristiti neki simulatoru kao avet.

 

[jen]

nathanee wrote:

Postoje neka rješenja.

1.
Korištenje Matlab za generiranje digitalnog sinus val.

2.
Korištenje verilog-napisati idealan ADC, a zatim generirati sinusni val digitalne.
U ovom slučaju, te bi trebao koristiti neki simulatoru kao avet.

 

[jiangwp]

Mislim da DNL i inl je neslaganje oko uređaja.

Tako DNL i inl bi biti testirani nakon što je proizveden čip.

Ali možete dobiti DNL i inl uz ponašanje modela u Hspice

okruženje.U pracitce, ponašanje model je setted gore mimo matble s

neslaganje oko modela procesa.

 

[ilter]

nathanee wrote:

Postoje neka rješenja.

1.
Korištenje Matlab za generiranje digitalnog sinus val.

2.
Korištenje verilog-napisati idealan ADC, a zatim generirati sinusni val digitalne.
U ovom slučaju, te bi trebao koristiti neki simulatoru kao avet.