Bilo koja druga ograničenja u VHDL sinteza

[Prasanna Kumar]

Ima li kakvih drugih ograničenja u VHDL koji se primjenjuju za sintezu

nakon klauzula ignorirati.
ograničenja na vrijednost inicijalizacija
ograničenja na pričekati izvješća
ograničenja na više vozača na jedan signal

 

[nand_gates]

Vektor raspon odabira mora biti constatnt znači

<= b (k dwonto 0);

Ako je K je varijabla gore izjava nije synthesizable!

Za više informacija pogledajte J. Bhaskar 's knjige VHDL primer

 

[btobey]

Actel ima PDF pod nazivom "Actel HDL Coding" sa dobrom dijelu neovisne o tehnologiji označavanja stilova.On daje i VHDL i Verilog primjera.

http://www.actel.com/documents/hdlcode.pdf

Još jedna odlična knjiga je Andrija Rushton's VHDL za Logic Synthesis

 

[Kulprashant]

bok,
while petlja nije synthesisable.
atributi nisu synthesisable.

sa ticati se,
KUL

 

[omara007]

Kulprashant wrote:

bok,

while petlja nije synthesisable.

atributi nisu synthesisable.sa ticati se,

KUL

 

[dBUGGER]

Hi omara007,
Mislim da Prashant se govori o atributima kao što su sinteza RLOC itd. Oni ne mogu biti sintetizirani ..

Srdačan pozdrav,

 

[barkha]

dobri linkovi --
http://www.sunburst-design.com/papers/CummingsSNUG1999SJ_SynthMismatch.pdf
http://www.sunburst-design.com/papers/CummingsSNUG1998SJ_FSM.pdf

 

[omara007]

Bio sam sinteze dio VHDL koda ..i previousely nisam ni znala da postoje neka ograničenja do sinteze VHDL operatora (mod) ..i ja imao ovaj redak koda u moje datoteke: x mod 40 ..i dobio sam da je greška od dizajna kompajler rekavši da MORH nije synthesizable ako desnoj strani operator ne može biti napisan kao moć od 2!..kao što je 2 ^ n ..

na taj način, što je najbolje rješenje za ovaj iz ur openion dečki?