ARM SoC dizajn, Trebate pomoć za početak

[tariq786]

Bok Dečki, ja sam ASIC / FPGA dizajner koji može napisati Verilog kôd, sintetizirati ga i mjesto i to rute. Ja sam novi na ARM svijetu. Ja sam zadivljen kako mogu uzeti Verilog kod i pretvoriti ga u ARM okupljanja. Što je alat za lanac potrebni i gdje bi se to? Također sam zbunjen o tome što će se koristiti prilikom čujem toliko pojmove poput ARM Artisan prostornog IP, IP Logika, Standard Cell, ugrađene memorije prevodiocima, Sučelje IP. Može li netko istaknuti ono što su oni, kada i gdje koristiti svaki od njih. Bilo pokazivače ili tutoriala će biti visoko poštovati. Zahvaljujući Kind Regards,

 

[rca]

Bok tariq786, ARM je procesor koji trebaju neke proizvodne kod izvršenja programa, ne postoji odnos s Verilog! The Verilog se koristi za Kodeksa ponašanja procesora ARM. Logika IP = standardna stanica Memorija prevodilac je ime rekao alat za generiranje memorijsku instancu morate se koristi u svom dizajnu. Sučelje IP je primjerice USB IP, za ovaj primjer normalno dva dijela jedan fizički zbog pojedinih jastučića potrebnih za USB i drugi dio na RTL razini ili makro već postavljena koje sadrže sve potrebno za USB protokol. ali to bi mogao biti I2C, SPI, UART ...

 

[tariq786]

Bok RCA Čovječe hvala za odgovor. Zapravo, imam verilog kod za korteksa M0 procesor. Ja sam zadivljen kako bih trebao koristiti ga? Hvala za brisanje na slici malo.

 

[rca]

ARM procesor koristi Amba autobus kako biste pristupili sjećanja (RAM / ROM / EEPROM) i sučelja (preko registara mapiranje). Ja očekujem CM0 ima i malo-banding adresu? Ja očekujem CM0 djela kao cm3, a zatim na adresi 0x000 imate adresu stack pointer, 0x0001 resetiranje interupt vektor ...

 

[tariq786]

rca tvoj zadnji odgovor nije mi jasno. Reci mi kako najbolje koristiti korteks M0 Verilog jezgru da imam. Hvala

 

[rca]

eh, da dizajner posao! Morate pročitati ARM dokumentaciju, koja objašnjava kako jezgra radi. Prvi vaš jezgra treba reset i sat. Kada resetiranje deasserted i sat je trčanje, jezgra će pročitati adresu 0x00000000, koji sadrže reset vektor prekida, što znači, jezgra će skočiti na ovom čitati vrijednosti nastaviti izvršenje programa, u ARM montaže kod. Ako je moja zapamtiti je ispraviti sljedeći adresa je adresa Inicijalizacija stog pokazivač. Zatim učiniti sve to, jezgra će izvršiti čitanje kroz kod Amba autobusa, preferira autobus za pristup koda. Morate definirati koji tip sjećanja će sadržavati reset prekidom vektora i sklopa kod ..., RAM ili ROM ili EEPROM, ili neuspjeh, ne znam. ako već instancu jezgru, radi ovo će biti kao i obično, možete proći kroz sučelje znati što jezgra potreba.

 

[574920045]

gospodine, želim učiti ARM Cortex M0 Verilog kôd, ali ja ne razumijem code.please poslati kod me.any pomoći će biti visoko poštovati.