Algoritam na Hardver

[jefflieu]

Hi momački,
Mogao nekim podijeliti ASIC stručnjaka tijek provedbe pojedinih algoritam (ili comm algo DSP algo na primjer)?Kako particionirati i raspored algoritam tako da se mogu opisati u VHDL?
Što su alati vani da li vi koristite (ja sam još uvijek djevica u industriji Uni) ...?
Puno hvala,
Jeff

 

[nand_gates]

Nažalost, nitko ne može biti je rekao ono što je Matrix.Morat ćete ga vidjeti za sebe.
Postoje knjige koje te uče Verilog & VHDL, ali nažalost ne postoje knjige
koji govori o hardveru algoritam za implementaciju.
Odgovor je vani, Neo, a to je obličje za vas, i ona će vas pronaći ako to želite.

 

[jefflieu]

Misliš da je kao umjetnost?Te potreba za "sintetizirati rješenje" o slučaja do slučaja, oslanjajući se na iskustva?Ja samo želim znati tipična radovi obavljaju kad je definiran projekt.
Ja sam provodi kontrolu intenzivno hardver blok, ali ovaj put, mislim da je čudan i neudoban provoditi intenzivno računanje algoritam sa svim zakazivanja, particioniranje.Pravedan izvjedljiv kako ljudi to učiniti.
Hvala,
Jeff

 

[nand_gates]

Da li su ispravni!Njegova poput rješavanja veliki problem.Osim ako ga početi rješavanje
navika te dobiti odgovor.

 

[jefflieu]

Vidim ...
Hvala ...