čitati i pisati operacije pitanje?

[premkiran]

Zdravo,

je li moguće izvesti čitati i pisati na isti registar (proizvoljna širina) sa bilo koje pitanje koje se u jednom razdoblju sat.
(Red čitati i pisati operacije, izdane su važni)

pleąe objasniti svoje primjedbe

hvala ti
premkiran

 

[avimit]

Da, svim sredstvima.Osim ako želite čitati iste podatke kao što pišete, na isti sat, onda trebate imati 'bypass' metoda.U svim ostalim slučajevima nikakav poseban treatemnet je potrebno.

signala rd_wr_reg: std_logic_vector (n downto 0);

.
.
za pisanje, trebat će vam ostvarila napredak
wr_process_clk_p: process (CLK)
započeti
if (rising_edge (CLK)) tada
rd_wr_reg <= write_data;
end if;
end process wr_process_clk_p;

za čitanje, možete samo reći
read_data <= rd_wr_reg;

ili ste svibanj imati svoje read_data kao drugi registar, u kojem
želite to hvatanje rd_wr_reg, a zatim

rd_process_clk_p: process (CLK)
započeti
if (rising_edge (CLK)) tada
read_data <= rd_wr_reg;
end if;
end process rd_process_clk_p;

Nadam se da to pomaže,
Kr,
avi
http://www.vlsiip.com

 

[pintuinvlsi]

JA pravedan ištanje to nešto na gore odgovor
Ako je vaše pisanje i čitanje su oba sinkrono, tj. u odnosu na sat ruba, zatim tijekom čitanja registrirati ćete dobiti stariji vrijednost registra, napisao vrijednost dobit ćete na sljedeći ciklus samo.

 

[megastar007]

Što pintuinvlsi rekao je ispravna i to je očekivano ponašanje.Inače možete izravno pročitati ono što si wrting tako da ste oboje vlaues isti.No, doesn't make sense in stvaran dizajn

 

[ubna]

Njegova vrlo moguć za registar.Ali kada te probati ovaj na ovna memorije, bojim se da nije moguće ....

 

[longsun]

Registracija mogao biti izgrađen s Latch ili neuspjeh.Obojica imaju ulaz i izlaz Q D luka.Da li čitati i pisati u isto ciklus nije problem.Pročitajte iz iste podatke kao pisano ili stari podaci ovise o vremenu čitanje podataka strobe get out.
Dual port RAM-a se sastoji od dva tipa sinkroni i asinkroni.Spec. RAM odrediti što će se dogoditi kada se pisati i čitati u istom ciklusu.