sat i data recovery

EDAboard.com Forum Indeks -> PLD, SPLD, GAL, CPLD, FPGA Design -> sat i data recovery

Author

Poruka

vinod_g

Joined: 29 studeni 2006
Postova: 72
Pomogao: 6

30 prosinac 2008 7:10 sat i data recovery

Trebam CDR (Clock i data recovery) modula. Da li je već dostupna u FPGA ili ćemo morati crtati?

Povratak na vrh

Google
AdSense
Google Adsense

30 prosinac 2008 7:10 Oglasi

Povratak na vrh

ducna

Joined: 19 siječanj 2006
Postova: 16

06 Jan 2009 5:06 Re: sat i data recovery

Ja sam familar sa Xilinx, tako da nemam pojma za druge obitelji, ali ja mislim da su sasvim isti. U Xilinx, nema integrirani CDR dijelu, no, srećom postoje neke App bilješke, kao što su: xapp224, xapp250, xapp868, ... vrlo usuful za CDR aplikacija. Također, možete provjeriti na internetu sa google, ima puno informacija za vas

Uzdanica ovaj pomoć,

Povratak na vrh

amitjagtap

Joined: 10 siječanj 2007
Postova: 124
Pomogao: 6

23 siječanj 2009 11:53 sat i data recovery

bok
U nekim FPGA CDR je tamo. U Xilinx FPGA Sat menadžeri su tamo. U mogu dizajnirati jednostavan CLK n data recovery ckt pomoću ruba detektora i visoke frekvencije brojač ....

Povratak na vrh