Pravila | Recent posts | Tema RSS | Search | Register | Log in

Što "ECL", "CML", "LVDS",


Post new topic Reply to topic EDAboard.com Forum Indeks -> Analogni IC Design & Layout -> Što učiniti "ECL", "CML", "LVDS",
Author Poruka
talenat



Joined: 25 veljača 2007
Postova: 45
Pomogao: 2
Lokacija: Austrija


Post 15 ožujak 2007 23:45

CML lvds


Bok

Ja ponekad vidim da ppl koriste CML sklop za napraviti ... bla bla .. i korištenje LVDS zbog ... bla bla ... i ECL ....

Koji catigory ili grana znanosti ovih uvjeta pripadaju?

Mislim da su neke vrste I / Os sučelje standardima (nije siguran i treba ispraviti ako sam u zabludi) ..

Želim saznati više o njima .. Dakle, šta treba ja čitanje ili potraga za?

Sam bio idući u dizajn visoke frekvencije i velike djelilac counter .. koja će od njih trebam koristiti i zašto?

C / CTS i Adv. / nedostatke svake .....

Molim Vas, dajte mi korisne materijale o njima ...

for help .. Vrlo Velika Hvala svima za pomoć ..

Pozdravi,
- Vještina
Povratak na vrh
ieropsaltic



Joined: 25 rujan 2006
Postova: 205
Pomogao: 44


Post 16 ožujak 2007 12:00

lvds CML ECL usporedite


ECL zalaže za Emitter spregnuti Logika. It's high speed logika obitelji jer tranzistora nisu nikad dozvoljeno zasititi. Njena struktura je vrlo slična analogni diferencijalna pojačala.

CML zalaže za trenutni način logika. To je još jedan brzi logika obitelj slične ECL, osim da je jedna obitelj je bufferom na izlaz, a drugi nije.

LVDS kratica za Low Voltage Differential Signaling. Ova logiku obitelj koristi diferencijalni signali od oko 700mV zastupati 0-ih i 1s.

Za brzi razdjelnika. Vjerujem da je najčešći logika obitelji su CML ili dinamična logika.
Povratak na vrh
srieda



Joined: 24 prosinac 2006
Postova: 163
Pomogao: 17
Lokacija: India


Post 27 ožujak 2007 12:02

CML sklop wikipedia


LVDS - Low Voltage Differential signalizacija se koristi u prijenosu podataka između čipova. LVDS koristi signale sa ljuljačkama oko 50mv - 400mv na vrlo visokim frekvencijama. To je obično se koriste za velike brzine komunikacije.
LVDS vozač i dekoder imaju još jedan važan kupca u common-mode voltage razinu signala. Common-mode razini varira wrt definiran protokol i napon na kojem radi jezgri.

Da bi se znati više o provedbi LVDS, možete mi poruku.
JA predlagati te početi čitanje iz LVDS modeliranje, a zatim u LVDS vozač. Koristi Google za traženje članaka o tim.
Povratak na vrh
rfmw



Joined: 10 svibanj 2001
Postova: 520
Pomogao: 38


Post 27 ožujak 2007 12:25

Re: Kako "ECL", "CML", "LVDS &


"Bio sam ide na dizajn visoke frekvencije i velike djelilac counter"

Definirajte što frekvencije govorimo o ovdje ...
Povratak na vrh
Google
AdSense
Google Adsense




Post 27 ožujak 2007 12:25

Oglasi




Povratak na vrh
srieda



Joined: 24 prosinac 2006
Postova: 163
Pomogao: 17
Lokacija: India


Post 27 ožujak 2007 13:01

Re: Kako "ECL", "CML", "LVDS &


Sam uspješno su radili na LVDS vozača upto 2GHz na 130nm. To ovisi o tehnologiji te.
Povratak na vrh
ahmad_abdulghany



Joined: 12 travanj 2005
Posts: 1369
Pomogao: 212
Lokacija: Cairo, Egypt


Post 30. ožujak 2009 8:43

Što "ECL", "CML", "LVDS",


Ako ste tražili neke IEEE radova, mi dati linkove, a ja ću ih dobiti za vas!
Povratak na vrh
xulfee



Joined: 27 svibanj 2008
Postova: 434
Pomogao: 32
Location: Pakistan


Post 31. ožujak 2009 6:20

Što "ECL", "CML", "LVDS",


ECL je emiter coupled logika

Dodano nakon 2 minute:

Low-voltage diferencijalne signalizacije, ili LVDS, je električni signalizacijski sustav koji može raditi pri vrlo velikim brzinama preko jeftine twisted-pair bakrenih kablova. To je bio uveden u 1994, i otada je postala vrlo popularna u računalo, gdje se ona čini dio vrlo brzih mreža i računala autobuse.

Added after 1 minute:

http://en.wikipedia.org/wiki/Current_mode_logic
Povratak na vrh
Arabic version Bugarski verzija Katalonski verzija Češka verzija Danski verzija Njemačka verzija Grčka verzija English version Spanish version Finski verzija Francuska verzija Hindski verzija Hrvatska verzija Indonezijski verzija Italian version Hebrejski verzija Japanska verzija Korean version Lithuanian version Latvijski verzija Nizozemski verziju Norwegian verzija Polish version Portugalska verzija Rumunjski verzija Russian version Slovak version Slovenian version Srpski verzija Švedski verzija Tagalog version Ukrainian version Vijetnamski verzija Kineski verzija
Post new topic Reply to topic EDAboard.com Forum Indeks -> Analogni IC Design & Layout -> Što učiniti "ECL", "CML", "LVDS",
Stranica 1 od 1

subj

text

All times are GMT 1 Hour
Slične teme:
Što je različit za "UGBW" i "GBW"? (1)
Što je "soft start" i "mrtvo vrijeme" od (5)
run "hspice" & "hspice64" ... ono što (3)
Što je komponenta "SMN2", "SMP2" (2)
Što je "spojka" i "razdvajanje" (7)
kako se može mjeriti "vlast" i "SWR" za mrav (4)
htio """"" valovod E-ravnina filte (2)
Ilegalna putem ( "tsmc18rf" "M1_POLY1" "(1)
P & R s samo "LEF" datoteku i NE "LIB" (4)
Je znači "Class AB" i "Push pull" (6)


Abuse | | Administrator | | Moderatori | | Podržite nas | | mapa weba
Tema RSS