| Author | Poruka |
|---|
qslazio
Joined: 23 svibanj 2004
Postova: 194
Pomogao: 9
|  15 ožujak 2007 15:26 kako kvantificirati MOS šiba S / H rješavanje linearnih greška za ADC? | | |
|
| Pretpostavimo CMOS prekidač otpornik i kondenzator uzorkovanja je konstantan izvor napona i vožnju je idealan. A to S / H namijenjen ADC.
Tada jedini izvor pogreške za CMOS prekidač uzorak-držite krug je linearna taloženje (neka je samo zaboraviti naplatiti injekcije ili feedthrough).
Kao čeznuti kao gore uvjeta, rješavanje linearne skale samo ulazni malo po (1-exp (-ts/tau)) "tau = 1 / (Ron × Csamp)". A to neće uvesti izobličenje ili povećati razinu buke. To samo vaga signal dobit malo.
Moje pitanje je koliko je ovo linearna rješavanje pogrešaka u svezi sa S / H ili ADC's ENOB ili rezoluciju. Kao što znamo ADC's ENOB je u svezi s SNR koja može biti određena FFT analiza.
Ali kad mi uzorkovani napon je FFT s linearnim rješavanje greška. Čini se da to neće promijeniti rezultat SNR vrlo mnogo, jer nema šumova / je dodan distorziju i to samo skale ulazni malo.
Ja sam molba to, jer sada sam optimizaciji CMOS prekidač za uzorkovanje sigma-delta ADC s FFT analiza. Zato što želim smanjiti naplatiti ubrizgavanja indeced izobličenja. Moram smanjiti veličinu šiba. Želim znati koliko malo mogu ići za sigurnost.
Bilo tko ugoditi pomoć mene!
Puno ti hvala. |
|
| Povratak na vrh | |
 |
gingerjiang
Joined: 01 Mar 2006
Postova: 212
Pomogao: 11
| 16. ožujak 2007 2:23 Re: kako kvantificirati MOS šiba S / H greška za rješavanje linearnih | | |
|
| za obavljanje ADC ne bude ponižen, S / H sklop za podmirenje potreba za cijeli rješavanju ADC, tako da je naseljavanje greška exp (-ts/tau) bi trebao biti manji od LSB / 2 ADC
smanjiti učinak naboj injekciju, samo smanjivanje veličine prekidača nije dovoljno. za smanjenje ovog efekta, koristiti puni diferencijal arhitekture i uzorkovanje dna avionom tehniku.
postavite prekidač veličine kako bi se osiguralo uzorkovanja pogreška uzorkovanja faze unutar cijele rezolucije.
sretno |
|
| Povratak na vrh | |
|
qslazio
Joined: 23 svibanj 2004
Postova: 194
Pomogao: 9
| 16. ožujak 2007 2:48 Re: kako kvantificirati MOS šiba S / H greška za rješavanje linearnih | | |
|
| hvala za odgovor.
intuitivno Slažem se s tobom da se S / H treba riješiti unutar ADC je rješenje.
Ali ja sam samo pretpostaviti linearne naseljuju greška samo vage ulazni bez dodavanja buke, ja sam zar ne? Ako je ovo pravo, SNR će samo kap po 20 * log (0.99) ≈ 0.0873dB (pretpostavljamo 1% linearnog naseljuju greška), ovo bi trebao biti zanemariva pogreška. |
|
| Povratak na vrh | |
|
gingerjiang
Joined: 01 Mar 2006
Postova: 212
Pomogao: 11
| 16. ožujak 2007 4:14 Re: kako kvantificirati MOS šiba S / H greška za rješavanje linearnih | | |
|
| dobro, sada mislim da je razumno svoje mišljenje u S / H sklop barem
skaliranje samo ulazni signal smanjuje ljuljačka, tj. dinamički raspon, ovaj efekt je zanemariv
čekati druge mišljenje |
|
| Povratak na vrh | |
|
qslazio
Joined: 23 svibanj 2004
Postova: 194
Pomogao: 9
| 27 ožujak 2007 15:49 kako kvantificirati MOS šiba S / H rješavanje linearnih greška za ADC? | | |
|
| Ima li bilo tko može pomoć mene? Molim Vas, dajte svoj komentar.
Thanks again! |
|
| Povratak na vrh | |
|
maxwellequ
Joined: 27 lipanj 2001
Postova: 185
Pomogao: 11
| 27 ožujak 2007 19:07 Re: kako kvantificirati MOS šiba S / H greška za rješavanje linearnih | | |
|
| Dragi qslazio,
Što kažete je istina, ako se ispuštaju u uzorkovanja kondenzatora drže fazi S / H, koja je najvjerojatnije tvoj slučaj (ako prethodni uzorkovani vrijednost je ostao pohranjen u kondenzator onda će imati nisku obilježje pass filter, ali još uvijek nema distorzije).
Problem je da efekti koje ste u nedostatku to zanemariti (non-linear switch otpora, nelinearna parazitskih kapaciteti od prekidača tranzistora koji također mora biti naplaćen) će preobraziti ovo "dobiti greška" u nelinearnost .... Dakle, na kraju, najbolja je garancija da "potpuno" rješavanje (tj. zanemariva razlika između stvarne i idealne uzorkovani vrijednost).
Pozdravi.
PS: Na primjer, ako pretpostavimo da naseljavanje S / H pojačalo je linearni onda ne bi trebala osigurati "potpuno rješavanje", jer, opet, samo bi dobiti greška. Problem je kako bi se osiguralo da pojačalo ima linearno taloženje ..... |
|
| Povratak na vrh | |
|
Google
AdSense
| 27 ožujak 2007 19:07 Oglasi | | |
|
|
|
|
| Povratak na vrh | |
|
Btrend
Joined: 26 prosinac 2003
Postova: 424
Pomogao: 55
| 28 ožujak 2007 10:33 Re: kako kvantificirati MOS šiba S / H greška za rješavanje linearnih | | |
|
| | qslazio wrote: | hvala za odgovor.
Ali ja sam samo pretpostaviti linearne naseljuju greška samo vage ulazni bez dodavanja buke, ja sam zar ne? Ako je ovo pravo, SNR će samo kap po 20 * log (0.99) ≈ 0.0873dB (pretpostavljamo 1% linearnog naseljuju greška), ovo bi trebao biti zanemariva pogreška. |
Po mom mišljenju,
1. ako je 1% linearni naseljuju greška se primjenjuje na sve razine ulaznih signala, onda ti se greška signala depent: ΔVmax = Vin_max * exp (-t / τ) = Vin_max * 0,01 = (2 ^ N) VLSB * 0,01
ie ur buke će biti veći ako je unos amplituda veća.
2. ako je 1% linearni naseljuju greška je primijenjena na 1LSB, onda ta greška je konstantna
ΔV = Vin * exp (-t / τ) = VLSB * 0,01
3. ako (1) je istina onda ur SNR će degradirati by N * 0,303 0,09 dB, THD također će biti i gore
4. if (2) je istina onda ur SNR će se degradira od strane 0.09dB, kao što je navedeno u |
|
| Povratak na vrh | |
|
